目 录
摘要………………………………………………………………………………………………………………………….. I
Abstract…………………………………………………………………………………………………………………… II
第一章 引言…………………………………………………………………………………………………………… 1
1.1 课题研究的目的与意义………………………………………………………………………………….. 1
1.2 国内外发展现状…………………………………………………………………………………………….. 1
1.3 课题的主要技术路线……………………………………………………………………………………… 2
第二章 FPGA技术及硬件描述语言…………………………………………………………………… 3
2.1 FPGA技术的发展现状及与CPLD的比较…………………………………………………………. 3
2.2 FPGA设计方法………………………………………………………………………………………………. 5
2.3 利用硬件描述语言（HDL）的硬件电路设计方法……………………………………………. 6
2.4 VHDL语言的特点…………………………………………………………………………………………… 7
2.5 Quartus Ⅱ概述及其设计流程………………………………………………………………………… 7
第三章 系统总体设计………………………………………………………………………………………… 10
3.1 计算器的计算部分……………………………………………………………………………………….. 10
3.2 计算器的存储部分……………………………………………………………………………………….. 10
3.3 计算器的显示部分……………………………………………………………………………………….. 11
3.4 计算器的输入部分……………………………………………………………………………………….. 12
第四章 计算器的VHDL设计…………………………………………………………………………….. 14
4.1 加法器的设计与仿真……………………………………………………………………………………. 14
4.2 减法器的设计与仿真……………………………………………………………………………………. 15
4.3 乘法器的设计与仿真……………………………………………………………………………………. 16
4.4 除法器的设计与仿真……………………………………………………………………………………. 18
第五章 结束语…………………………………………………………………………………………………….. 20
致谢……………………………………………………………………………………………………………………….. 21
参考文献……………………………………………………………………………………………………………….. 22
附录……………………………………………………………………………………………………………………….. 23
摘要: 本文介绍了一个简单计算器的设计，该设计采用了现场可编程逻辑器件FPGA设计，并基于硬件描述语言VHDL在Altera公司的Quartus Ⅱ软件上实现仿真。系统由计算部分、存储部分、显示部分和输入部分四个部分组成，计算部分为加法器、减法器、乘法器和除法器，存储部分需要3个存储器来实现：内部累加器（acc）、输入寄存器（reg）以及结果暂存器（ans）。显示部分由四个七段译码管组成，分别来显示输入数字，输入部分采用外接键盘，由0—9十个数字按键，加减乘除四个运算符按键，一个等号按键和一个清零按键组成的。通过外部的按键可以完成四位数之内的 ‘加’、‘减’、‘乘’、‘除’四种功能运算，其结构简单，易于实现。
关键词:FPGA；VHDL；计算器
